芯片里面100多亿个晶体管是怎么装进去的？

twq19810302

/ B0 n6 E! }: v如今随着芯片制程的不断提升，芯片中可以有100多亿个晶体管，如此之多的晶体管，究竟是如何安上去的呢？
% u* w, n5 [9 ^3 S! d
这是一个Top-down View 的SEM照片，可以非常清晰的看见CPU内部的层状结构，越往下线宽越窄，越靠近器件层。
; {5 x' g0 ?3 i$ \9 V% v

5 ?& {$ c( ~6 ?0 ]" }9 U
1 n7 _' |! N. p* B

这是CPU的截面视图，可以清晰的看到层状的CPU结构，芯片内部采用的是层级排列方式，这个CPU大概是有10层。其中最下层为器件层，即是MOSFET晶体管。

6 m7 f+ p: q3 N1 m* p9 g$ i
/ K" ^& A8 l! M. u, C) k; U% S# w9 F

Mos管在芯片中放大可以看到像一个“讲台”的三维结构，晶体管是没有电感、电阻这些容易产生热量的器件的。最上面的一层是一个低电阻的电极，通过绝缘体与下面的平台隔开，它一般是采用了P型或N型的多晶硅用作栅极的原材料，下面的绝缘体就是二氧化硅。

平台的两侧通过加入杂质就是源极和漏极，它们的位置可以互换，两者之间的距离就是沟道，就是这个距离决定了芯片的特性。

3 M" V4 g) S. r6 }1 Y+ \- \/ T

% F' J- q2 v6 U2 ]2 Y

当然，芯片中的晶体管不仅仅只有Mos管这一种类，还有三栅极晶体管等，晶体管不是安装上去的，而是在芯片制造的时候雕刻上去的。

在进行芯片设计的时候，芯片设计师就会利用EDA工具，对芯片进行布局规划，然后走线、布线。
+ X' e. v1 e7 I7 [8 D
3 Y) Z: _1 [, }/ S& P# G5 b

如果我们将设计的门电路放大，白色的点就是衬底, 还有一些绿色的边框就是掺杂层。
' \: k, K+ ?) t0 _6 |
# V4 e& Y8 w; I! Z% \& e

) I( U- K4 B7 S, x& Z' d3 @7 P2 d

晶圆代工厂就是根据芯片设计师设计好的物理版图进行制造。

3 f# h' H# z' S: s( k芯片制造的两个趋势，一个是晶圆越来越大，这样就可以切割出更多的芯片，节省效率，另外就一个就是芯片制程，制程这个概念，其实就是栅极的大小，也可以称为栅长，在晶体管结构中，电流从Source流入Drain，栅极（Gate）相当于闸门，主要负责控制两端源极和漏级的通断。
# d/ Q% g# k8 i' T) ^
; ?7 ~) I% m$ ~7 C) f+ [电流会损耗，而栅极的宽度则决定了电流通过时的损耗，表现出来就是手机常见的发热和功耗，宽度越窄，功耗越低。而栅极的最小宽度（栅长），也就是制程。

缩小纳米制程的用意，就是可以在更小的芯片中塞入更多的电晶体，让芯片不会因技术提升而变得更大。

但是我们如果将栅极变更小，源极和漏极之间流过的电流就会越快，工艺难度会更大。
7 x: U6 s% k" C
! F& j, p' s+ R4 `9 \! j

  @8 e7 s1 k, G5 R9 R. ?7 z

芯片制造过程共分为七大生产区域，分别是扩散、光刻、刻蚀、离子注入、薄膜生长、抛光、金属化，光刻和刻蚀是其中最为核心的两个步骤。
5 ~* z4 C5 U. U& L1 L$ g, `7 ]9 |
而晶体管就是通过光刻和蚀刻雕刻出来的，光刻就是把芯片制作所需要的线路与功能区做出来。
9 ^% W, l; g) ~) A$ s* O
; k% R& s% Q5 W  ~利用光刻机发出的光通过具有图形的光罩对涂有光刻胶的薄片曝光，光刻胶见光后会发生性质变化，从而使光罩上得图形复印到薄片上，从而使薄片具有电子线路图的作用。
6 q  g# a( z- a( J" M
这就是光刻的作用，类似照相机照相。照相机拍摄的照片是印在底片上，而光刻刻的不是照片，而是电路图和其他电子元件。
' P( |" X3 p3 i/ G
/ @# ?2 n) L9 D; |6 s

+ [: l2 m1 @  K' l0 G1 Z1 N. z
1 @8 H- h/ a2 r% A1 _( c

刻蚀是使用化学或者物理方法有选择地从硅片表面去除不需要材料的过程。通常的晶圆加工流程中，刻蚀工艺位于光刻工艺之后，有图形的光刻胶层在刻蚀中不会受到腐蚀源的显著侵蚀，从而完成图形转移的工艺步骤。刻蚀环节是复制掩膜图案的关键步骤。
; H0 Z5 {( C: r) u. y
3 [$ W% }" p0 V2 V+ a, j; m. y& G

而其中，还涉及到的材料就是光刻胶，我们要知道电路设计图首先通过激光写在光掩模板上，然后光源通过掩模板照射到附有光刻胶的硅片表面，引起曝光区域的光刻胶发生化学效应，再通过显影技术溶解去除曝光区域或未曝光区域，使掩模板上的电路图转移到光刻胶上，最后利用刻蚀技术将图形转移到硅片上。

8 `1 g9 c. s9 y$ N  F: i" Y5 }

1 s5 R8 w' z# ]3 b5 i  i
' J- x% W; ]) m- F: N

而光刻根据所采用正胶与负胶之分，划分为正性光刻和负性光刻两种基本工艺。在正性光刻中，正胶的曝光部分结构被破坏，被溶剂洗掉，使得光刻胶上的图形与掩模版上图形相同。
' X% C! z- v; S4 C) ?
相反地，在负性光刻中，负胶的曝光部分会因硬化变得不可溶解，掩模部分则会被溶剂洗掉，使得光刻胶上的图形与掩模版上图形相反。
& d, L. T' d4 V" a! z, r" F( N
; f9 k3 e, i& g6 x  n

4 T7 G5 P, m( d! a

我们可以简单地从微观上讲解这个步骤。

9 F( N4 t4 K" q2 Q" k
: _4 _: g  Q- G+ ?' d" t

& d/ d. A0 w% h5 {% k) j/ W

在涂满光刻胶的晶圆（或者叫硅片）上盖上事先做好的光刻板，然后用紫外线隔着光刻板对晶圆进行一定时间的照射。原理就是利用紫外线使部分光刻胶变质，易于腐蚀。

$ Q9 g: e$ ~1 U

溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

# e7 E: P/ H8 P: Q

; k% g: U& g0 s, l+ c6 Q7 ^

“刻蚀”是光刻后，用腐蚀液将变质的那部分光刻胶腐蚀掉（正胶），晶圆表面就显出半导体器件及其连接的图形。然后用另一种腐蚀液对晶圆腐蚀，形成半导体器件及其电路。

. E4 |# Q/ c1 O, L; W% C( f( B

( i- B) r- y" t4 [& U7 b1 k
/ z- I! \9 E. T6 s0 v' ~7 l

清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

! X9 K% R( x3 ]0 s

而100多亿个晶体管就是通过这样的方式雕刻出来的，晶体管可用于各种各样的数字和模拟功能，包括放大，开关，稳压，信号调制和振荡器。

& {; D1 I6 J- U% Y晶体管越多就可以增加处理器的运算效率；再者，减少体积也可以降低耗电量；最后，芯片体积缩小后，更容易塞入行动装置中，满足未来轻薄化的需求。
- P0 V/ W) ^+ }8 S9 y9 e

/ G- g+ N9 L9 C5 M% S! d

芯片晶体管横截面

6 |2 X2 \- a: r' M1 k( g# x到了3nm之后，目前的晶体管已经不再适用，目前，半导体行业正在研发nanosheet FET（GAA FET）和nanowire FET（MBCFET），它们被认为是当今finFET的前进之路。
0 ]' N5 S& {% f5 B: D三星押注的是GAA环绕栅极晶体管技术，台积电目前还没有公布其具体工艺细节。三星在2019年抢先公布了GAA环绕栅极晶体管，根据三星官方的说法，基于全新的GAA晶体管结构，三星通过使用纳米片设备制造出MBCFET(Multi-Bridge-Channel FET，多桥-通道场效应管)，该技术可以显著增强晶体管性能，取代FinFET晶体管技术。
& d, W) z* Z2 E+ `4 a7 |' H/ K

6 ^& L  P+ G8 O) }) L

此外，MBCFET技术还能兼容现有的FinFET制造工艺的技术及设备，从而加速工艺开发及生产。
4 `& `4 I3 ?8 ^

东北制造

* |1 @- O* H4 u9 h) n. B9 d(ง •̀_•́)ง:;畅想,
什么时候能把机械结构组件,
也装在这么小的芯片里。


; \$ [- X' w8 Y4 ]
1 p9 B  r, i4 q& t

littlecan

学习了
然后问一嘴，楼主是半导体行业的吗